《集成电路可测性设计（DFT）工程师》高级班-试卷
基本信息：
姓名：
身份证号：
根据设计规范，对部分原型芯片进行最差条件测试，分析器件能够达到的指标极限，确定器件功能的临界特性，属于哪种测试？（）
A.设计验证
B. 特性分析测试
C.工艺监控测试
D.生产测试
下面哪个是产生pattern的命令？（）
A.add_faults
B.write_pattern
C.create_patterns
D.report_statistics
E.set_fault_type
最常用缺省的fault是那种 （）？
A.Cell-Aware
B.Transition
C.Path delay
D.Stuck-at
E.IDDQ
下面哪种pattern需要测试漏电流判断芯片好坏?（）
A.Clock PO
B.Clock sequential
C.Basic scan
D.IDDQ
E.Multiple Load
下面哪种pattern需要测试漏电流判断芯片好坏?（）
A.Clock PO
B.Clock sequential
C.Basic scan
D.IDDQ
E.Multiple Load
集成电路测试的主要目的和任务包括哪些？（）
A.检测
B.诊断
C.器件特性分析
D.失效模式分析
数字电路可测性设计的结构化方法包括哪些？（）
A.Ad-Hoc方法
B.扫描设计
C.边界扫描
D.内建自测试
对于组合逻辑电路 ，测试上主要有什么特点？（）
A.有时钟控制，
B.无时钟控制
C.完全可测可控
D.缺乏可测性
扫描设计是将触发器变为扫描触发器，扫描触发器有哪些工作模式（）
A.Normal mode
B.Shift mode
C.Capture mode
D.Test mode
ATPG 产生过程有哪些步骤？（）
A.ATPG configuration
B.Steup
C.Create Pattern
D.DRC Check
E.Save Pattern
F.Simulation
生产测试时，需要什么类型的测试向量？（）
A.Verilog
B.ASCII
C.WGL
D.STIL
E.Binary
At speed 测试，通常是哪些类型的测试？（）
A.Cell-aware
B.Ransition
C.UDFM
D.Path delay
E.Bridge
下面ATPG DRC 规则常见的有哪些？（）
A.Scan Chain Tracing
B.Data Rules Checking
C.Clock Rules Checking
D.Simulation Error
E.Scanability Rules Checking
分析low test coverage 的常见策略？（）
A.Assess the problem
B.Determine why ATPG classified faults as untested
C.Analyze the design fault by fault
D.Debug the design
E.Testbench
At speed 测试时，需要对时钟进行控制，常用的逻辑电路有哪些？（）
A.PLL
B.Per-Cycle Clock Control
C.Clock gater
D.Sequence Clock Control
关闭
更多问卷
复制此问卷